被动组件技术进入第三个世代－埋入式
历经了反复的产业变化之后，被动组件的生产技术，在经历小型化的磨练之后，也即将进入第三个世代，也就是朝向高整合和埋入式的发展。
在单芯片模块技术尚未完全成熟之前，被动组件在成本及特性的因素下，无法完全整合于IC内，必须利用外接的方式来达到功能模块，但是因为在功能模块上所使用的被动组件数目相当多，容易造成可靠度低、高生产成本及基板面积不易缩小等缺点，所以已经有多数业者开始利用高整合和埋入式技术来克服上述的缺点。而关于整合被动组件于同一封装内，因为受限于材料、技术以及经验等等，发展进度并不如预期快速。以今日环境来看，技术较为成熟的是利用陶瓷材料利用低温烧结，以及薄膜的技术将被动组件埋入于基板之内。
但是因为每个被动组件的特性不同，以及上述技术所使用材料的问题，对于被动组件的可靠性和性能也就出现了一些差异性，因为在目前的基板技术中，由于低温共烧陶瓷与MultichipModule-Deposited(MCM-D)，在工艺控制方面有较好的表现，目前已成功地应用在许多电子产品中。
但是，在相对于大多数以BT(BismaleimideTriazine)为主要材料的压合基板(LaminatedSubstrate)而言，低温陶瓷封装与MCM-D在材料与工艺上的成本均较BT基板封装来的贵。所以，若将埋入式被动组件技术应用在BT基板中，应可望降低产品的材料成本。
埋入式被动组件设计考虑因素
根据Motorola的实验报告显示，如果在产品的设计上采用埋入式被动组件技术，可减少40％的电路板面积，并且可缩短布线长度提高产品的构装效率，另外，当产品的操作频率超过1GHz时，也可有效的降低噪声以及寄生效应，和目前表面黏着技术(SMT)相较，如果内建的被动组件数量相当多的情况下，虽然材料本身的成本较为昂贵，但整体而言，对于大量生产的条件下，还是能够达到降低成本的目标。
就设计上来看，首先应分析每个组件的数值和容限，随后对那些在埋入时对电路功能至关重要的组件进行评估。重要的组件可能是指要求高Q值、高功耗或对噪声敏感的被动组件，以及那些用于对电路功能进行微调的组件。此外，工程师必须决定如何对埋入式被动组件进行布局，以使各功能不至相互干扰并由此降低整个电路的功能(交互／寄生电容或电感)。最后必须进行计算以确定在各个层上是否有足够的空间来埋入全部被选择的组件。可把埋入式被动组件电路组件相互组合起来，同时把埋入式被动组件与SMT组件组合起来，以形成一个总体面积更小、功能相当的模块。在大多数设计里，通常首先检查埋入电阻的可能性，因为电阻是数量最多的被动组件，且在解放电路板面积资源方面最具潜力。空出来的表面积则可以用来埋入那些原本无法装进的较大电容器或电感，或者用于压缩模块的占用面积。根据经验，只要每一次印刷的底板电阻密度超过8K-10K，因采用2种或更多喷墨印刷而增加的费用便不成为问题。影响基板成本的因素有许多种，但最重要的一个因素是基板的利用率。每个基板上的电阻密度越大，基板的成本越低，模块的成本也越低。
埋入式电阻限制与制作课题
目前许多射频模块所需的上限电容量并不高，因而还可利用聚合物的压合技术来进行埋入，此外传输终端处理，通常需要的电阻值及电容值都不高，且其公差范围也不至太过严苛，只要误差不超过10％便可无往不利了。
所以就电阻而言，其电阻值在1Ω-1MΩ的工作范围中，只需动用到100Ω/m2与10,000Ω/m2等两种电阻材料即可，而且其串连数量也不会超过 100个，不过却因为散热的问题，使得埋入式电阻的尺寸无法再减缩。不只是电阻，因为材料的关系埋入式的电容的尺寸也很难再小了，目前介质材料主要区分为 Paraelectrics与Ferroelectrics两种，Paraelectrics包含SiO2、Al2O3、Ta2O5，以及常用的聚合物等，K值通常只处于25∼50之间，但其介质常数(DK)却较不受到频率、电压、温度、及时间等因素所干扰。 Ferroelectrics则有BaTiO3、PbxZr1-xTiO3、BaxSr1-xTiO3等，K值通常较Paraelectrics高约 1,000倍以上，但相对地其介质常数却会因频率、电压、以及温度等变量而每况愈下。例如，在1GHz的高频环境中，利用Ferroelectrics制成的电容，其损失可能会高达原本电容量的4分之1。然而，以Paraelectrics材料埋入的话，则几乎不会出现变化。
No comments:
Post a Comment